数字音频接口DAI，即DigitalAudioInterfaces，顾名思义，DAI表示在板级或板间传输数字音频信号的方式。相比于模拟接口，数字音频接口抗干扰能力更强，硬件设计简单，DAI在音频电路设计中得到越来越广泛的应用。1和2对比传统的音频信号和数字音频信号链的区别。
在传统的音频电路中有麦克风、前置放大器、模/数转换器ADC、数/模转换器DAC、输出放大器，以及扬声器，它们之间使用模拟信号连接。随着技术的发展和对性能考虑，模拟电路逐渐被集成到设备两端，信号链中各集成电路间将出现更多的数字接口形式。DSP通常都是数字接口的；换能器、放大器一般而言只有模拟接口，但现在也正在逐渐集成数字接口功能。目前，集成电路设计人员正在将换能器内的ADC、DAC和调制器集成到信号链一端，这样就不必在PCB上走任何模拟音频信号，并且减少了信号链中的器件数量。2给出了一个完整数字音频接口的例子。
传统的音频信号链路
数字音频信号链路
数字音频信号的传输标准，如I2S、PCM和PDM主要用于同一块电路板上芯片之间音频信号的传输；IntelHDA用于PC的Audio子系统应用；S/PDIF和EthernetAVB主要应用于板间长距离及需要电缆连接的场合。
I2S接口
I2S全称Inter-ICSound,IntegratedInterchipSound，或简写IIS，是飞利浦在1986年定义的数字音频传输标准，用于数字音频数据在系统内部器件之间传输，例如编解码器CODEC、DSP、数字输入/输出接口、ADC、DAC和数字滤波器等。除了都是由飞利浦定义外，I2S和I2C没有任何关系。
I2S是比较简单的数字接口协议，没有地址或设备选择机制。在I2S总线上，只能同时存在一个主设备和发送设备。主设备可以是发送设备，也可以是接收设备，或是协调发送设备和接收设备的其它控制设备。在I2S系统中，提供时钟的设备为主设备。3是常见的I2S系统框。在高端应用中，CODEC经常作为I2S的主控设备以精确控制I2S的数据流。
3I2S系统通信配置框
I2S包括两个声道的数据，在主设备发出声道选择/字选择控制下进行左右声道数据切换。通过增加I2S接口的数目或其它I2S设备可以实现多声道应用。
在I2S传输协议中，数据信号、时钟信号以及控制信号是分开传输的。I2S协议只定义三根信号线：时钟信号SCK、数据信号SD和左右声道选择信号WS。
时钟信号SerialClockSCK是模块内的同步信号，从模式时由外部提供，主模式时由模块内部自己产生。不同厂家的芯片型号，时钟信号叫法可能不同，也可能称BCLK/BitClock或SCL/SerialClock
数据信号SerialDataSD是串行数据，在I2S中以二进制补码的形式在数据线上传输。在WS变化后的第一个SCK脉冲，先传输最高位。先传送MSB是因为发送设备和接收设备的字长可能不同，当系统字长比数据发送端字长长的时候，数据传输就会出现截断的现象/Truncated，即如果数据接收端接收的数据位比它规定的字长长的话，那么规定字长最低位以后的所有位将会被忽略。如果接收的字长比它规定的字长短，那么空余出来的位将会以0填补。通过这种方式可以使音频信号的最高有效位得到传输，从而保证最好的听觉效果。
√根据输入或输出特性，不同芯片上的SD也可能称SDATA、SDIN、SDOUT、DACDAT、ADCDAT等；√数据发送既可以同步于SCK的上升沿，也可以是下降沿，但接收设备在SCK的上升沿采样，发送数据时序需考虑左右声道选择信号WordSelectWS是声道选择信号，表明数据发送端所选择的声道。当：
√WS＝0，表示选择左声道√WS＝表示选择右声道WS也称帧时钟，即LRCLK/LeftRightClock。WS频率等于声音的采样率。WS既可以在SCK的上升沿，也可以在SCK的下降沿变化。从设备在SCK的上升沿采样WS信号。数据信号MSB在WS改变后的第二个时钟上升沿有效，这样可以让从设备有足够的时间以存储当前接收的数据，并准备好接收下一组数据。
4I2S时序
I2S操作模式
根据SD相对于SCK和WS位置的不同，I2S分为三种不同的操作模式，分别为标准I2S模式、左对齐模式和右对齐模式：
I2SPhillipsStandardI2S格式LeftJustifiedStandard左对齐格式RightJustifiedStandard右对齐格式I2S模式属于左对齐中的一种特例，也叫PHILIPS模式，是由标准左对齐格式再延迟一个时钟位变化来的。时序如5所示，左声道的数据MSB在WS下降沿之后第二个SCK/BCLK上升沿有效，右声道数据的MSB在WS上升沿之后第二个SCK/BCLK上升沿有效。
I2SPHILIPS操作模式
标准左对齐较少使用，6为左对齐时序，和PHILIPS格式对比可以看出，标准左对齐格式的数据的MSB没有相对于BCLK延迟一个时钟。左对齐格式的左声道的数据MSB在WS上升沿之后SCK/BCLK的第一个上升沿有效；右声道的数据MSB在WS下降沿之后SCK/BCLK第一个上升沿有效。标准左对齐格式的优点在于，由于在WS变化后的第一个SCK上升沿就开始采样，它不需要关心左右声道数据的字长，只要WS的时钟周期足够长，左对齐的方式支持16-32bit字长格式。
左对齐操作模式
标准右对齐也叫日本格式，EIAJ或SONY格式，7为右对齐时序。右对齐格式左声道的数据LSB在WS下降沿的前一个SCK/BCLK上升沿有效，右声道的数据LSB在WS上升沿的前一个SCK/BCLK上升沿有效。相比于标准左对齐格式，标准右对齐的不足在于接收设备必须事先知道待传数据的字长。这也解释了为什么许多CODEC都会提供多种右对齐格式选择功能。
右对齐操作模式
以上不同I2S对齐方式时序来源，详见链接TICODEC器件手册。
注：标准左对齐和标准右对齐模式的LRCK/WS高低电平对应的左右声道与标准I2S模式的规定恰好相反！标准左右对齐LRCK/WS高电平对应左声道，LRCK/WS低电平对应右声道；而I2S低电平对应左声道，LRCK/WS高电平对应右声道！
I2S数据时钟频率计算
例如：设声音的采样频率为41kHz，即声道选择信号WS的频率必须也为41kHz；左/右2个声道的量化深度均为16bit，则I2S的SCK的频率为：41kHz×16×2＝4112MHz
如果需要传输20bit、24bit或32bit的左右声道的数据，可以提高SCK的频率，由上式可以计算出需要的SCK的频率。
在I2S/PCM接口的ADC/DAC系统中，除了SCK和WS外，CODEC经常还需要控制器提供MCLK，这是由CODEC内部基于Delta-Sigma的架构设计要求使然。其主要原因是因为这类的CODEC没有所谓提供芯片的工作时钟晶振电路。它需要外部的时钟提供内部PLL。
如8和9所示:
9WM8960时钟框
PCM接口
PCM脉冲编码调制是将模拟信号数字化的方法。原理是用一个固定的频率对模拟信号进行采样，采样后的信号在波形上看就像一串连续的幅值不一的脉冲，把这些脉冲的幅值按一定精度进行量化，这些量化后的数值被连续的输出、传输、处理或记录到存储介质中，所有这些组成了数字音频的产生过程。11为4bit采样深度的PCM数据量化示意。
4-bitPCM的采样量化
PCM数字音频接口，即说明接口上传输的音频数据通过PCM方式采样得到的，以区别于PDM方式。在音频领域，PCM接口常用于板级音频数字信号的传输，与I2S相似。PCM和I2S的区别于数据相对于帧时钟的位置、时钟的极性和帧的长度。I2S上传输的也是PCM类型的数据，因此可以说I2S不过是PCM接口的特例。
相比于I2S接口，PCM接口应用更加灵活。通过时分复用方式，PCM接口支持同时传输多达N个声道的数据，减少了管脚数目。TDM不像I2S有统一的标准，不同的IC厂商在应用TDM时可能略有差异，这些差异表现在时钟的极性、声道配置的触发条件和对闲置声道的处理等。
TDM/PCM数字音频接口的硬件拓扑结构也与I2S相近。12表示应用DSP作为主设备控制ADC和DAC间数字音频流的例子。
综合不少厂商的数据手册，笔者发现，在应用PCM音频接口传输单声道数据时，其接口名称为PCM；双声道经常使用I2S；而TDM则表示传输两个及以上声道的数据，同时区别于I2S特定的格式。
1TDM系统框
信号定义
PCM接口与I2S相似，电路信号包括：
PCM_CLK数据时钟信号PCM_SYNC帧同步时钟信号PCM_IN接收数据信号PCM_OUT发送数据信号TDM/PCM与I2S接口对应关系见表
表PCMvsI2S接口
操作模式
根据SD相对帧同步时钟FSYNC的位置，TDM分两种基本模式：
ModeA:数据在FSYNC有效后，BCLK的第2个上升沿有效ModeB:数据在FSYNC有效后，BCLK的第1个上升沿有效
由于没有统一标准，不同厂商对ModeA和ModeB定义可能有所差别。
在实际应用中，总是以帧同步时钟FSYNC的上升沿表示一次传输的开始。帧同步时钟的频率总是等于音频的采样率，比如41kHz，48kHz等。多数应用只用到FSYNC的上升沿，而忽略其下降沿。根据不同应用FSYNC脉冲宽度的差别，PCM帧同步时钟模式大致分为两种：
长帧同步LongFrameSync短帧同步ShortFrameSync长帧同步，短帧同步时序模式如下16和17所示。
a.长帧同步，如14所示，FSYNC脉冲宽度等于1个Slot的长度。Slot在TDM中表示的是传输单个声道所占用的位数。如15所示TIMcASP接口的TDM包括6个Slots，即它最多可包括6声道数据。注意，Slot的位数并不一定等于音频的量化深度。比如Slot可能为32bit，其中包括24bit有效数据位+8bit零填充。不同厂商对Slot的叫法可能有所区别，比如CircusLogic称之为ChannelBlock；
1长帧同步模式
b.短帧同步，FSYNC脉冲宽度等于1个BCLK周期长度；
c.由于没有统一标准，不同厂商对FSYNC脉冲宽度及触发边沿的设置可能不同，以器件手册为准。
18-bit长帧同步模式
116-bit短帧同步模式
模式设置
通过寄存器或者管脚电平设置，可以配置CODEC的DAI工作在不同的操作模式。以AKM的24bit4chDACAK4413为例，如表3所示，通过设置TDM[1:0]和DIF[2:0]等5个寄存器的值，可以选择其SDT1接口工作于20种不同模式，在Datasheet中详细说明了每种模式的时序框。
表数字音频接口模式选择
时钟频率的计算FSYNC的频率等于音频的采样率。Frame每次传输包括所有声道的数据。PCM采样音频数据量化深度一般在16-32bit。那么对于8声道，每个声道32bit音频数据，采样率48kHz的系统，TDM的系统时钟速率为：8×32×48kHz＝1288MHz
在器件Datasheet中可以见到TDM128/TDM256/TDM384/TDM512等说法，数字的含义为单个TDM数据帧包含数据的比特数。如上例8声道32bit的音频数据，亦称为TDM25TDM系统时钟速率就可以简单地用采样率乘以TDM帧长计算得出。相同的例子，TDM系统时钟速率：48kHz×256＝1288MHz
下表3列出系统时钟SCK/BCLK和采样率fs及TDM帧长的关系：
表常见音频采样率对应的系统时钟
PDM接口
PDM是一种用数字信号表示模拟信号的调制方法。同为将模拟量转换为数字量的方法，PCM使用等间隔采样方法，将每次采样的模拟分量幅度表示为N位的数字分量，因此PCM方式每次采样的结果都是Nbit字长的数据。PDM则使用远高于PCM采样率的时钟采样调制模拟分量，只有1位输出，要么为0，要么为因此通过PDM方式表示的数字音频也被称为Oversampled1-bitAudio。相比PDM一连串的0和PCM的量化结果更为直观简单。
在以PDM方式作为模数转换方法的应用接收端，需要用到抽取滤波器将密密麻麻的0和1代表的密度分量转换为幅值分量，而PCM方式得到的就已经是幅值相关的数字分量。20示意为通过PDM方式数字化的正弦波。
1PDM方式表示的正弦波
PCM方式的逻辑更加简单，但需要用到数据时钟，采样时钟和数据信号三根信号线；PDM方式的逻辑相对复杂，但它只需要两根信号线，即时钟和数据。PDM在诸如手机和平板等对于空间限制严格的场合有着广泛的应用前景。在数字麦克风领域，应用最广的就是PDM接口，其次为I2S接口。PDM格式的音频信号可以在比如LCD屏这样Noise干扰强的电路附近走线。
通过PDM接口方式，传输双声道数据只要用到两根信号线。如18示意两个PDM接口的发送设备与同一个接收设备的连接情况，比如Source1/2分别作为左右声道的麦克风，通过这种方式可以将采集到的双声道数据传送到接收设备。主设备为两个从设备提供时钟，分别在时钟的上升沿和下降沿触发选择Source1/2作为数据输入。19为Maxim的Class-D类型功放MAX98358对PDM接口时序的要求，可以看到它在PDM_CLK的上升沿采样左声道数据，在PDM_CLK下降沿采样右声道数据。
1PDM连接示意
1PDM时序框
文章为作者独立观点，不代表 股票程序化软件自动交易接口观点
相关文章
股民评论