简介
MII(MediaIndependentInterface(介质无关1,接口)或称为媒体独立1,接口，它是IEEE-803定义的以太网行业标准。它包括一个数据1,接口和一个MAC和PHY之间的管理1,接口。“媒体独立”表明在不对MAC硬件重新设计或替换的情况下，任何类型的PHY设备都可以正常工作。MII1,接口的类型有很多，常用的有MII、RMII、SMII、SSMII、SSSMII、GMII、RGMII、SGMII，下面对它们进行一一介绍。
MII1,接口介绍
MII1,接口一共有16根线。RXD(ReceiveDat[3:0]：数据接收信号，共4根信号线；TX_ER(TransmitError)：发送数据错误提示信号，同步于TX_CLK，高电平有效，表示TX_ER有效期内传输的数据无效。对于10Mbps速率下，TX_ER不起作用；RX_ER(ReceiveError)：接收数据错误提示信号，同步于RX_CLK，高电平有效，表示RX_ER有效期内传输的数据无效。对于10Mbps速率下，RX_ER不起作用；TX_EN(TransmitEnabl：发送使能信号，只有在TX_EN有效期内传的数据才有效；RX_DV(ReveiveDataVali：接收数据有效信号，作用类型于发送通道的TX_EN；TX_CLK：发送参考时钟，100Mbps速率下，时钟频率为25MHz，10Mbps速率下，时钟频率为5MHz。注意，TX_CLK时钟的方向是从PHY侧指向MAC侧的，因此此时钟是由PHY提供的。RX_CLK：接收数据参考时钟，100Mbps速率下，时钟频率为25MHz，10Mbps速率下，时钟频率为5MHz。RX_CLK也是由PHY侧提供的。CRS：CarrierSense，载波侦测信号，不需要同步于参考时钟，只要有数据传输，CRS就有效，CRS只有PHY在半双工模式下有效；COL：CollisionDetectd，冲突检测信号，不需要同步于参考时钟，只有PHY在半双工模式下有效。
RMII1,接口介绍
RMII即ReducedMII，是MII的简化板，连线数量由MII的16根减少为8根。TXD[1:0]：数据发送信号线，数据位宽为是MII1,接口的一半；RXD[1:0]：数据接收信号线，数据位宽为是MII1,接口的一半；TX_EN(TransmitEnabl：数据发送使能信号，与MII1,接口中的该信号线功能一样；RX_ER(ReceiveError)：数据接收错误提示信号，与MII1,接口中的该信号线功能一样；CLK_REF：是由外部时钟源提供的50MHz参考时钟，与MII1,接口不同，MII1,接口中的接收时钟和发送时钟是分开的，而且都是由PHY芯片提供给MAC芯片的。这里需要注意的是，由于数据接收时钟是由外部晶振提供而不是由载波信号提取的，所以在PHY层芯片内的数据接收部分需要设计一个FIFO，用来协调两个不同的时钟,在发送接收的数据时提供缓冲。PHY层芯片的发送部分则不需要FIFO，它直接将接收到的数据发送到MAC就可以了。CRS_DV：此信号是由MII1,接口中的RX_DV和CRS两个信号合并而成。当介质不空闲时，CRS_DV和RE_CLK相异步的方式给出。当CRS比RX_DV早结束时(即载波消失而队列中还有数据要传输时)，就会出现CRS_DV在半位元组的边界以25MHz/5MHz的频率在0、1之间的来回切换。MAC能够从CRS_DV中精确的恢复出RX_DV和CRS。在100Mbps速率时，TX/RX每个时钟周期采样一个数据；在10Mbps速率时，TX/RX每隔10个周期采样一个数据，因而TX/RX数据需要在数据线上保留10个周期，相当于一个数据发送10次。当PHY层芯片收到有效的载波信号后，CRS_DV信号变为有效，此时如果FIFO中还没有数据，则它会发送出全0的数据给MAC，然后当FIFO中填入有效的数据帧，数据帧的开头是“101010—”交叉的前导码，当数据中出现“01”的比特时，代表正式数据传输开始，MAC芯片检测到这一变化，从而开始接收数据。当外部载波信号消失后，CRS_DV会变为无效，但如果FIFO中还有数据要发送时，CRS_DV在下一周期又会变为有效，然后再无效再有效，直到FIFO中数据发送完为止。在接收过程中如果出现无效的载波信号或者无效的数据编码，则RX_ER会变为有效，表示物理层芯片接收出错。
SMII1,接口介绍
SMII即SerialMII，串行MII的意思，跟RMII相比，连线进一步减少到4根。TXD：发送数据信号，位宽为1；RXD：接收数据信号，位宽为1；SYNC：收发数据同步信号，每10个时钟周期置1次高电平，指示同步。CLK_REF：所有端口共用的一个参考时钟，频率为125MHz，为什么100Mbps速率要用125MHz时钟？因为在每8位数据中会插入2位控制信号，请看下面介绍。TXD/RXD以10比特为一组，以SYNC为高电平来指示一组数据的开始，在SYNC变高后的10个时钟周期内，TXD上依次输出的数据是：TXD[7:0]、TX_EN、TX_ER，控制信号的含义与MII1,接口中的相同；RXD上依次输出的数据是：RXD[7:0]、RX_DV、CRS，RXD[7:0]的含义与RX_DV有关，当RX_DV为有效时(高电平)，RXD[7:0]上传输的是物理层接收的数据。当RX_DV为无效时(低电平)，RXD[7:0]上传输的是物理层的状态信息数据。见下表：当速率为10Mbps时，每一组数据要重复10次，MAC/PHY芯片每10个周期采样一次。MAC/PHY芯片在接收到数据后会进行串/并转换。
SSMII1,接口介绍
SSMII即SerialSyncMII，叫串行同步1,接口，跟SMII1,接口很类似，只是收发使用独立的参考时钟和同步时钟，不再像SMII那样收发共用参考时钟和同步时钟，传输距离比SMII更远。
SSSMII1,接口介绍
SSSMII即SourceSyncSerialMII，叫源同步串行MII1,接口，SSSMII与SSMII的区别在于参考时钟和同步时钟的方向，SSMII的TX/RX参考时钟和同步时钟都是由PHY芯片提供的，而SSSMII的TX参考时钟和同步时钟是由MAC芯片提供的，RX参考时钟和同步时钟是由PHY芯片提供的，所以顾名思义叫源同步串行。
GMII1,接口介绍
与MII1,接口相比，GMII的数据宽度由4位变为8位，GMII1,接口中的控制信号如TX_ER、TX_EN、RX_ER、RX_DV、CRS和COL的作用同MII1,接口中的一样，发送参考时钟GTX_CLK和接收参考时钟RX_CLK的频率均为125MHz(1000Mbps/8=125MHz)。在这里有一点需要特别说明下，那就是发送参考时钟GTX_CLK，它和MII1,接口中的TX_CLK是不同的，MII1,接口中的TX_CLK是由PHY芯片提供给MAC芯片的，而GMII1,接口中的GTX_CLK是由MAC芯片提供给PHY芯片的。两者方向不一样。在实际应用中，绝大多数GMII1,接口都是兼容MII1,接口的，一般的GMII1,接口都有两个发送参考时钟：TX_CLK和GTX_CLK(两者的方向是不一样的，前面已经说过了)，在用作MII模式时，使用TX_CLK和8根数据线中的4根。
RGMII1,接口介绍
文章为作者独立观点，不代表 股票程序化软件自动交易接口观点
股民评论