什么是I/OTile？对Spartan-6系列FPGA来说，一个IOTile包括2个IOB、2个ILOGIC、2个OLOGIC、2个IODELAY。
Spartan-6系列IOTile结构
IOB结构介绍每个IOB包含了输入、输出、三态驱动器；这些驱动器可以配置为不同的电平标准如LVTTL、LVCMOS等；差分IO会用到1个IOTile里的两个IOB。
每个IOB都被直接连接到了ILOGIC和OLOGIC，ILOGIC和OLOGIC可以被配置成ISERDES或OSERDES,。
基本IOB结构
IOB内部股票量化交易软件,终端电阻高速IO电平标准的使用可以优化电平转换特性和信号完整性，在高速IO电平标准中往往需要使用股票量化交易软件,终端电阻。股票量化交易软件,终端电阻的位置应该距离接收器越近越好。
Spartan-6FPGA为差分IO和单端IO提供了片内股票量化交易软件,终端电阻，这个股票量化交易软件,终端电阻位于IOB内部，使用这些股票量化交易软件,终端电阻，可以避免FPGA外部再引脚处再接电阻。
差分IO的股票量化交易软件,终端电阻Spartan-6系列为差分IO提供了100Ω的股票量化交易软件,终端电阻，差分引脚的股票量化交易软件,终端电阻可以通过约束文件使之使能或不使能。
差分引脚使能股票量化交易软件,终端电阻
差分引脚不使能股票量化交易软件,终端电阻
单端引脚股票量化交易软件,终端电阻单端引脚的输入股票量化交易软件,终端电阻和输出阻抗都是可编程控制的，如下所示：左边FPGA的输出使能了50Ω的输出阻抗，右边的FPGA使能了输入50%分压电阻；在高速接口应用中，使能输出阻抗可以减少电磁反射，Spartan-6系列FPGA输出阻抗可选值为None、25Ω、50Ω、75Ω；输入阻抗可设置为25%、50%、75%分压。
单向SSTL接口使用片上股票量化交易软件,终端电阻
IOB内部可例化的原语IOB内部有多种输入输出缓冲资源，他们可以原语的形式调用，在Spartan-6系列里，单端IO标准的原语如下5个：
原语功能IBUF输入缓冲IBUFG时钟输入缓冲OBUF输出缓冲OBUFT输出三态缓冲IOBUF输入输出缓冲
同时有7个差分IO标准的原语
原语功能IBUFDS输入缓冲IBUFGDS时钟输入缓冲IBUFDS_DIFF_OUT取反输出缓冲IBUFGDS_DIFF_OUT时钟取反输出缓冲OBUFDS输出缓冲OBUFTDS三态输出缓冲IOBUFDS输入输出IO缓冲
IOB内可用IO电平标准IOB支持多种电平标准，用户可以自由灵活地为自己的设计选择合适的IO电平标准，Spartan-6系列支持的IO电平标准如下
标准解释用途及厂商输入缓冲输出缓冲单端IO电平标准LVTTLLowVoltageTTLGeneralpurpose3VLVTTLPush-PullLVCMOSLowVoltageCMOSGeneralpurposeCMOSPush-PullPCIPeripheralComponentInterconnectPCIbusLVTTLPush-PullI2CInterIntegratedCircuitNXPCMOSOpendrainSMBUSSystemManagementBusIntelCMOSOpendrainSDIOSecureDigitalInputOutputSDCardAssoc,MemoryCardCMOSPush-PullMobileDDRLowPowerDDRCMOSPush-PullHSTLHigh-SpeedTransceiverLogicHitachiSRAM;IBM;threeoffourclassessupportedVrefbasedPush-PullHSTL18High-SpeedTransceiverLogicHitachiSRAM;IBM;threeoffourclassessupportedVrefbasedPush-PullSSTL3StubSeriesTerminatedLogicfor3VSDRAMbus;HitachiandIBM;twoclassesVrefbasedPush-PullSSTL2SSTLfor5VDDRSDRAMVrefbasedPush-PullSSTL18SSTLfor8VDDRSDRAMVrefbasedPush-PullSSTL15SSTLfor5VDDRSDRAMVrefbasedPush-Pull差分IO电平标准LVDS25LVDS33LowVoltageDifferentialSignalingHigh-speedinterface,backplane,video;National,TIDifferentialPairDifferentialPairBLVDSBusLVDSBidirectional,multipointLVDSDifferentialPairPseudoDifferentialPairDISPLAYPORTAuxiliarychannelinterfaceforDISPLAYPORTFlatpaneldisplaysDifferentialPairPseudoDifferentialPairLVPECLLowVoltagePositiveECLHigh-speedclocksDifferentialPairN/AMINI_LVDSmini-LVDSFlatpaneldisplaysDifferentialPairDifferentialPairRSDSReducedSwingDifferentialSignalingFlatpaneldisplaysDifferentialPairDifferentialPairTMDSTransitionMinimizedDifferentialSignalingSiliconImage;DVI/HDMIDifferentialPairDifferentialPairPPDSPoint-to-PointDifferentialSignalingLCDsDifferentialPairDifferentialPairDifferentialMobileDDRDifferentialLPDDRforCK/CK#DifferentialPairPseudoDifferentialPairDIFF_HSTL_IDIFF_HSTL_IIIDIFF_HSTL_IVDIFF_HSTL_I_18DIFF_HSTL_III_18DIFF_HSTL_IV_18PseudoDifferentialHSTLSRAMDifferentialPairPseudoDifferentialPairDIFF_SSTL3_IDIFF_SSTL3_IIDIFF_SSTL2_IDIFF_SSTL2_IIDIFF_SSTL18_IDIFF_SSTL18_IIDIFF_SSTL15_IIPseudoDifferentialSSTLDDR,DDR2,DDR3SDRAMDifferentialPairPseudoDifferentialPair
FPGA配置后未使用引脚状态/strong>在默认情况下，在FPGA配置完成后，所有未使用的引脚将被配置成输入，并在IOB内部经下拉电阻接地，这种未使用引脚在配置后的状态可以通过UnusedPinBitGenoption进行设定。
SelectIO的逻辑资源SelectIO的逻辑资源包括基本资源和高级资源，其中，基本资源包括：
Combinatorialinput/output，组合输入/输出3-stateoutputcontrol，三态输出控制Registeredinput/output，寄存器输入输出Registered3-stateoutputcontrol，寄存器三态输出控制DoubleDataRate(DDR)input/output，双倍数据率输入输出DDRoutput3-statecontrol，双倍数据率三态输出控制高级资源包括：
IODELAY为用户提供精准的延时控制NONE,C0,andC1outputDDRmode，输出双倍数据输出NONE,C0,andC1inputDDRmode，输入双倍数据输入ISERDES，输入串并转换OSERDES，输出并串转换
selectIOn逻辑资源被组合在一个IOTile内部，如下所示，在单端模式中，masterI/Obuffer驱动PPad，slaveI/Obuffer驱动NPad；在差分模式中，masterI/Obuffer和slaveI/Obuffer组合起来使用，可以完成串并或者并串转换。
一个I/OTile里的selectIO逻辑资源
Selection资源中可用的时钟资源所有IO的数据采集和转换、DDR传输等都需要一个内部SDR时钟，为了实现这些功能，I/O接口Tile需要一个本地的时钟倍频器来获取SDR时钟。
文章为作者独立观点，不代表 股票程序化软件自动交易接口观点
相关文章
股民评论